Aulas: Terças/Quartas - 09:20/11:00am
Atendimento: * Segundas - 11:00-12:00am
* Por agendamento: enviar e-mail para o professor
Conteúdo:
- Revisão Via de Dados com Pipeline
- Controle
- Hierarquia de Memória
- Entrada e Saída
- Multiprocessamento
- Sistemas de Interconexão
- Coerência de caches
Avaliações:
- Provas Teóricas - 17/09 e 19/11 (Quarta-feira)
- Exercícios Teóricos
- Trabalhos Práticos: implementação de um processador usando ArchC, ferramentas Binutils
Livro Texto:
- J. Hennessy, D. A. Paterson. Organização e Projeto de Computadores: A Interface Hardware/Software.
Aulas:
|
Data |
Conteúdo |
Arquivo |
|
22/07 |
Apresentação da disciplina; Via de Dados Monociclo, Multiciclo |
|
|
23/07 |
Pipelining |
|
|
29/07 |
Manipulação de Exceções e Introdução ao ILP |
|
|
30/07 |
Manipulação de Exceções e Introdução ao ILP (cont.) |
|
|
30/07 |
Unidade de Controle Hardwired e Microprogramada |
|
|
05/08 |
Aula Prática: Introdução à Linguagem ArchC |
ArchC Web site |
|
06/08 |
Aula Prática: Geração de Simuladores Interpretados e Compilados com Archc |
|
|
12/08 |
Atribuição do Trabalho |
|
|
13/08 |
Aula Prática: Geração de Simuladores Interpretados e Compilados com Archc |
|
|
19/08 |
Aula Prática: Geração de Simuladores Interpretados e Compilados com Archc |
|
|
20/08 |
Aula Prática: Geração de Simuladores Interpretados e Compilados com Archc |
|
|
26/08 |
Não haverá aula |
|
|
27/08 |
Desenvolvimento do Trabalho |
|
|
02/08 |
Hierarquia de Memória: caches |
|
|
03/09 |
Hierarquia de Memória: caches (cont.) |
|
|
09/09 |
Aula Prática: Dinero Sintaxe: ./dineroIV -l1-isize 8K -l1-dsize 8K -l1-ibsize 16 -l1-dbsize 16 -informat d < cc1.din |
Simulador de caches: DineroIV Exemplos de arquivos de entrada: cc1.din tex.din spice.din eg.din Para instalar DineroIV: 1) Descompactar arquivo d4-7.tar.gz – tar -xvzf d4-7.tar.gz 2) Acessar diretório d4-7 e executar configure: ./configure 3) executar o comando make: make |
|
10/09 |
Hierarquia de Memória: Memória Virtual |
|
|
16/09 |
Exercícios |
|
|
17/09 |
Avaliação do 1º.Bimestre |
|
|
23/09 |
Hierarquia de Memória: Memória Virtual (cont.) |
|
|
24/09 |
Checkpoint 1 |
|
|
30/09 |
Desenvolvimento do Trabalho |
|
|
01/10 |
Sistemas de Entrada/Saída |
|
|
07/10 |
Sistemas de Entrada/Saída (cont.) |
|
|
08/10 |
Multiprocessamento |
|
|
14/10 |
Sistemas de Interconexão |
|
|
15/10 |
Sistemas de Interconexão (cont.) |
|
|
21/10 |
Sistemas de Interconexão (cont.) |
|
|
22/10 |
Exercícios |
|
|
28/10 |
Desenvolvimento do Trabalho |
|
|
29/10 |
Desenvolvimento do Trabalho |
|
|
04/11 |
Checkpoint 2 |
|
|
05/11 |
Coerência de Caches |
|
|
11/11 |
Coerência de Caches: MSI e MESI |
|
|
12/11 |
Arquiteturas com ILP: VLIW e Superscalar |
|
|
18/11 |
Exercícios |
|
|
19/11 |
Avaliação do 2º. Bimestre |
|
|
25/11 |
Entrega do Trabalho |
|
Exercícios sugeridos: - Cap. 5: 5.1-5.3; 5.8-5.14; 5.28-5.36; C.1 - Cap. 6: 6.1-6.20; 6.30-6.35; 6.37-6.40; 6.48 - Cap. 7: 7.1-7.3; 7.9-7.10; 7.12-7.14; 7.16; 7.25-7.26; 7.32; 7.36-7.37; 7.42-7.43; 7.49 Notas: